虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

fpga-<b>JPEG</b>-verilog

  • FPGA实现jpeg Verilog源代码

    FPGA实现jpeg Verilog源代码

    标签： Verilog FPGA jpeg 源代码

    上传时间： 2013-12-21

    上传用户：SimonQQ

  • 基于ARM-FPGA的IRIG-B码产生器的研制

    基于ARM-FPGA的IRIG-B码产生器的研制这是一份非常不错的资料，欢迎下载，希望对您有帮助！

    标签： arm fpga

    上传时间： 2021-12-30

    上传用户：

  • 基于Xilinx FPGA的DDRSDRAM的Verilog控制代码

    基于Xilinx FPGA的DDRSDRAM的Verilog控制代码，使用的FPGA为Virtex-4，实现对DDRSDRAM的简单控制（对一系列地址的写入和读取）。

    标签： DDRSDRAM Verilog Xilinx FPGA

    上传时间： 2013-08-07

    上传用户：ainimao

  • 利用FPGA实现JPEG算法的研究与实现

    利用FPGA实现JPEG算法的研究与实现，研究生的论文，很有参考价值

    标签： FPGA JPEG 法的研究

    上传时间： 2013-08-14

    上传用户：yan2267246

  • fpga开发pci的verilog

    fpga开发pci的verilog，不可多得的源代码。

    标签： verilog fpga pci

    上传时间： 2013-08-15

    上传用户：myworkpost

  • 基于FPGA的JPEG图像压缩芯片设计

    基于FPGA的JPEG图像压缩芯片设计

    标签： FPGA JPEG 图像压缩 芯片设计

    上传时间： 2013-08-18

    上传用户：木子叶1

  • 基于fpga的JPEG编解码器设计

    基于fpga的JPEG编解码器设计，采用流水线优化解决时间并行性问题，提高DCT/IDCT模块的运行速度。

    标签： fpga JPEG 编解码器

    上传时间： 2013-08-31

    上传用户：taa123456

  • 基于FPGA的JPEG压缩编码的研究与实现.rar

    随着移动终端、多媒体、通信、图像扫描技术的发展，图像应用日益广泛，压缩编码技术对图像处理中大量数据的存储和传输至关重要。同时， FPGA单片规模的不断扩大，在FPGA芯片内实现复杂的数字信号处理系统也成为现实，因此采用FPGA实现图像压缩已成为一种必然趋势。JPEG静态图像压缩标准应用非常广泛，是图像压缩中主要的标准之一。研究JPEG图像压缩在FPGA上的实现，具有广阔的应用背景。 论文从实际工程应用出发，通过设计图像压缩的IP核，完成JPEG压缩算法在FPGA上的实现。首先阐述JPEG基本模式的压缩编码的标准，然后在设计规划过程中，采用SOC的设计思想，给出整个系统的内部结构、层次划分，对各个模块的HDL实现进行详细的描述，最后完成整体验证。方案采用了IP核复用的设计技术，基于Xilinx公司本身的IP核，进行了再次开发。在研究JPEG标准的核心算法DCT的基础上，加以改进，设计了适合器件结构的基于DA算法的DCT变换的IP核。通过结构和算法的优化，提高了速度，减少占用过多的片内资源。 设计基于Xilinx的Virtex- II系列的FPGA的硬件平台,在ISE7.1中编译综合，最后通过Modelsim仿真验证。分辨率为352×288大小的源图像，在不同的压缩等级设置下，均测试通过。仿真验证的结果表明：基于FPGA的JPEG压缩编码占用较少的硬件资源，可在较高的工作频率下运行，设计在速度和资源利用率方面达到了较优的状态，能够满足一般图像压缩的要求。 整个设计可以作为单独的JPEG编码芯片也可以作为IP核添加到其他系统中去，具有一定的使用价值。

    标签： FPGA JPEG 压缩编码

    上传时间： 2013-04-24

    上传用户：nairui21

  • 基于FPGA的JPEG编解码芯片设计

    近年来,随着微电子技术的高速发展,数字图像压缩编码技术的逐渐成熟,实时图象处理在多媒体、HDTV、图像通信等领域有着越来越广泛的应用,图像压缩/解压的IC芯片也已成为多媒体技术的核心,实现这些算法芯片的研究成为信息产业的新热点.该文基于FPGA设计了JPEG图像压缩编解码芯片,通过改进算法优化结构,在合理地利用硬件资源的条件下,有效地挖掘出算法内在的并行性.在JPEG编码器设计中,改进了JEONG的DCT变换算法,采用流水线优化算法解决时间并行性问题,提高了DCT/IDCT模块的运算速度;设计了基于查找表结构的定点乘法器,便于在设计中共享乘法单元,以适应流水线设计的要求;依据Huffman编码表的规律性,采用并行查找表结构,用较少的存储单元完成Huffman编解码的运算,同时也提高了编解码速度.在JPEG解码器设计中,根据Huffman码字本身的特点和JPEG标准,设计了一种Huffman码字分组结构,基于该结构提出分组Huffman查找表及地址编码的设计方法,进而完成了新的快速Huffman解码算法及其模块设计.整个设计及其各个模块都在ALTERA公司的EDA工具QUARTUSII平台上进行了逻辑综合及功能和时序仿真.综合和仿真结果表明,基于FPGA的JPEG图像编解码芯片消耗很少的FPGA硬件资源,达到了较高的工作频率,在速度和资源利用率方面均达到了较优的状态,可满足实时JPEG图像编解码的要求.在逻辑设计的基础上,该设计可以进一步作硬件仿真和实验,将源代码烧录进FPGA芯片,作为独立器件或有自主知识产权的JPEG IP模块,应用于可视电话、手机和会议电视等低成本JPEG编解码系统的实现.

    标签： FPGA JPEG 编解码 芯片设计

    上传时间： 2013-05-31

    上传用户：yuying4000

  • ~{JGR 8vQ IzWwR5SC5D2V?bD#DbO5M3~} ~{3v?b~} ~{Hk?b~} ~{2iQ/5H9&D~} ~{?IRTWw@)3d~} ~{TZ~}JDK1.4.2~{OB

    ~{JGR 8vQ IzWwR5SC5D2V?bD#DbO5M3~} ~{3v?b~} ~{Hk?b~} ~{2iQ/5H9&D\~} ~{?IRTWw@)3d~} ~{TZ~}JDK1.4.2~{OBM(9}~}

    标签： IzWwR IRTWw JGR 8vQ

    上传时间： 2015-02-22

    上传用户：ommshaggar

虫虫下载站版权所有 京ICP备2021023401号-1